主页 > 案例大全 > 论文案例大全-折叠式共源共栅运算放大器设计及其仿真

论文案例大全-折叠式共源共栅运算放大器设计及其仿真

2021-06-29 09:51:23

论文方式解析-折叠式共源共栅运算放大器设计及其仿真

  在电路的设计与实际应用中,如果运算放大器的性能不够完善,必影响整体电路的性能。无论是模拟集成电路还是混合信号集成电路,运算放大器电路对他们来说,有着不可代替的作用。运算放大器电路广泛应用于许多领域,例如D/A和A/D换能器、信号处理、模拟运算和有源滤波器,通常称为通用集成电路。

  此论文设计了一种折叠式共源-共栅结构的CMOS运算放大器,结构采用了的是由两级运放组成的放大器。开始进行了几种运算放大器基本结构的对比,展现了折叠式的优良特性。在电路中VDD为5v,负载电容为5pf,开环增益大于100dB,带宽GBW大于4MHz,压摆率SR大于5v/us,工作电流小于100uA,相位裕度PM>60°,PSRR和CMRR大于80dB的放大器。为达到以上目标,这次实验做了大量的仿真,如直流增益曲线、交流增益曲线、共模抑制比和电源抑制比等参数。

  运算放大器(运算放大器)是John R.Ragazzini在1940年代以“OP AMP”的名义提出的。通过选择适当的外部元件来表示特定类型的放大器。因此,可以执行诸如加法、还原、放大、差分和集成等操作,从而在电路中具有多种功能。从产生直流偏置到高速放大或滤波,模拟集成电路和混合集成电路核心是操作放大器。

  近年来,集成电路技术不断发展,高性能操作放大器得到高度评价,并应用于设计用于模拟混合信号和混合信号集成电路的中央电路。之所以这样高的地位,是因为它具有良好的性能,从而无可厚非设计一款高性能的运算放大器是非常有用。

  1.2国内和国际上的研究

  集成电路是国家的战略产业和基本立业。在整个国际电路领域,第一代集成操作放大器首次出现,集成电路的制造理念主要是使用分离元件电路。其结构的特征是大规模使用NPN管和使用少量的PNP管。因此无法获得更高的性能。因此,第二代集成电路使用有源负载来提高性能。使用晶体管作为差分输入级的第三代集成运算放大器的性能值又得到更大的提升,这种优势在于它具有更大的电路电流,而且输入阻抗也得到提高,从而电压放大倍数也增大,其约为107。第四代集成运算放大器,采用大中型集成电路技术,第四代集成运算放大器的性能质量指标接近理想集成运放。在集成电路领域,有很多新的集成运算放大器逐年进入电子应用领域。最新一代运算放大器的带宽可达到从五千赫兹到几G赫兹不等;其操作电源可由零点几伏增加到几百伏;输入失调电压和失调电流也在开始减小。然而再反观国内,由于外国起步比较早,投入较多在集成电路领域与我们拉开了一定的差距。而且在中国的集成电路企业投资很少,吸引的人才优势不多,所以也缺少足够大的市场,这样我们就缺少了技术,特别是对核心技术的积累。其中就不得不谈到CMOS工艺的运算放大器,到目前为止,我们依旧处于技术生产的初级阶段,由于技术的不完善,我们研发出来的产品还不能够大量的投入市场。目前的国内技术水平很显然不能跟上我们对电子领域的需求速度。从前几年开始,国家逐步意识到集成电路的重要性,为了提升集成电路运算放大器技术的创新,我国实施了大量的优惠政策,比如加大对科研方面的投入,以及采取高校集成电路专业学生名额扩招的方式来招收人才,不但如此,鼓励高校举办集成电路设计大赛,如全国大学生集成电路创新创业大赛,以此来汇聚集成电路专业的优秀人才。此时,虽然国内集成运算放大器技术不够成熟,国外的集成电路设计大企业以及制作大公司并没有松懈对集成电路运算放大器的研究。他们不断的开发新型的电路结构,制造出来了许多新型的产品,满足了一些特殊要求的设计,用尽一切力量来获取经济效益。从这些情况和形式来观察得出,无论是国内还是国外以及一些集成电路企业,都对集成电路运算放大器展现了充分的重视。无可厚非,运算放大器模块是模拟集成电路的核心模块,对一些功能电路的设计有着独一无二的地位,比如电压基准源、电流基准源、DC-DC开关电源以及PLL电路等。所以,这就是很多集成电路研究人员重视它的主要原因。

  一般来讲,为了使要求得到满足,未来可能会有如下几种运算放大器:

  (1)双极型运算放大器的作用是改善电路的输入特性;

  (2)放大器在所有领域都有很大的优势,近年来在集成电路设计、制造工艺等领域广泛使用。

  (3)混合运算放大器,主要应用在高速、高功率和大电流缓冲;

  (4)仪用放大器,其特征在于对输入故障电压和电流的要求更为严格;

  (5)集成运算放大器的作用是改善输入电压噪声;

  (6)低压和低功耗放大器是在功耗以及输入输出范围方面使用;

  (7)单片功率运算放大器;

  (8)介质隔离运算放大器,主要在抗辐射领域进行使用。

  1.3论文的研究内容

  1.3.1折叠式共源共栅放大器的特点

  图1-1显示了的是最简单的运算放大器。其结构为双端输入单端输出。一般来说,式1-1是电路的小信号增益:

  gmn(ron//rop)式1-1

  其中N和P符号分别表示NMOS和PMOS。一般来说,一般运算放大器电路的结构过于简单,相关跨导比较小,因此增益也就比较小,从而在实际电路研究中很难达到我们的指标要求。

  图1-1简单运算放大器结构

  从电路角度来看,进行小信号等效电路分析得出放大器的增益为放大器输入管的跨导与放大器输出阻抗的乘积结果。通过分析知道,要想提高运算放大器的增益可以通过提高输入跨导的方法或者增大输出阻抗的方法从而来增加增益。

  如果采用增大输出阻抗的方法的话,我们就可以引入放大器中的套筒式共源共栅结构和折叠式共源共栅结构。接下来对两种结构进行分析和比较。

  常见的套筒式共源共栅结构运算放大器,它是利用给各层叠管的栅端在外部提供偏置电压,这样的话就大大增加了运算放大器的输出阻抗。如果该结构的跨导不改变,通过小信号分析,根据公式可以得出,套筒式共源共栅的增益增大了gmro倍,这是在简单运算放大器结构基础上,比较得出的。

  现在来分析折叠式共源共栅运算放大器电路,相比于套筒式共源工栅结构来讲,他们具有很多相似之处,或者可以讲,折叠式共源共栅结构是对套筒式结构的一种改进方式。比如折叠式共源工栅结构完全继承了套筒式结构高输出阻抗的特点。然而折叠式共源共栅的优点在于它可以将输入对的管子折叠到单独的电路上。它采取的方法是在一条电路上尽量少放管子来分离输入管。这样经过小信号电路分析,它的增益就很容易满足我们需要的要求。它的增益放大倍数和套筒式结构的运算放大器差不多。唯一的差别是它增加了电路的输入摆幅。大约为100-200mV。

  1.3.2折叠式共源共栅放大器的电路设计

  设计一款折叠式共源-共栅结构的CMOS运算放大器,具体参数如表1-1所示:

  输出两路直流偏置电压分别为1.2V和0.8V;

  工作电流<100uA

  工作电压5V

  压摆率SR 5V/us

  开环增益100dB

  相位裕度PM>60°

  负载电容5pf

  单位增益带宽GBW>4MHz

  共模抑制比CMRR>80dB

  电源抑制比PSRR>80dB

  表1-1

  从以上指标看出,增益要达到100dB的话,一般的运算放大器结构是不能达到要求的。经分析,能轻松达到要求的可以是折叠式共源共栅运算放大器。尽管如此,只有这样结构运算放大器一级也很难达到100dB的放大倍数,所以我们在折叠式结构的基础上再加上一级简单的运算放大器结构,就可以轻而易举的得到我们的设计增益指标。

  1.3.3折叠式共源共栅运算放大器的版图设计

  对于版图设计这一步骤,可以说对于电路芯片的制造和完成是非常重要的。没有版图设计,电路设计者根本没办法将电路功能转化为实物。所以版图设计是依照电路的连接方式通过特殊的软件工具进行绘制和完成物理验证,从而为制造商提供芯片制造的数据来完成实物的产生。

  在设计版图布局的过程中,是需要一定的耐心的,不仅如此也需要一定的细心,必须根据一定的规则来来版图绘画。有时也可以制作的像一件艺术品那样完美。所以在绘画的过程中具有一定的复杂性。单凭版图的设计规则他都可以有很多种:

  其中规则就包含了对平面的布局、器件的选取、连线的方式,比如对于一个MOS管来说,它包含了栅端,源端以及漏端。不同的布局有不同的规定方式,于是打孔的地方也就不一样。所以在设计版图的过程当中,必须遵循一定的规则,才能做到稳而不乱,多而不烦。比如,打孔的尺寸大小、间距以及金属的类型(是金属一还是金属二),对于器件在版图设计中的规则,版图层数就决定了规则的多少,其中相同的层对应的规则也是不一样的。其中包含了四个部分:最小宽度,最小间距,最小延伸,最小包围。

  版图的主要原理内容是MOS管主要靠半导体表面电场感应产生的导电沟道工作,在MOS管中起主导作用的只有一种载流子。MOS集成电路的主要优点是:输入阻抗高、抗干扰能力强、功耗低、集成度高。

  相同的MOS管可以通过找共用端(节省面积),并且需要将其合并,器件上的孔需要完全重合。实验中要合理运用电流镜和差分对管,先画单个模块的,然后再通过匹配将可以结合的单个MOS管相匹配。

  对于版图设计到完成,主要包含了以下几种主要的步骤:

  (1)按照电路图的器件类型和个数进行调用;

  (2)根据合理规则,对版图进行布局和规划;

  (3)有些模块比较特殊,自动布局不能达到目的,需要人工完成;

  (4)根据电路图连线规则对版图器件进行打孔连线;

  对于版图的设计步骤大范围下如图1-2所示:

  图1-2

  (5)完成所有的布局和布线,设置规则进行DRC规则验证,如规则达到要求,继续进行下一步的电路验证。如果DRC规则验证达不到要求,必须根据错误提示对版图布线方式进行改正,直到到达要求为止,其中运用CADENCE软件的操作如下:

  1、选择calibre里的第一个run nmDRC

  2、在弹出的对话框里,运行DRC的步骤如下:

  (第一次跑DRC时还需要进行设置)

  设置步骤如下:

  第一步:在弹出的对话框中,配置DRC,在design文件夹里新建DRC文件夹、LVS文件夹、PEX文件夹。配置完成后,单击DRC,然后点击OK。

  第二步:DRC rules file到home目录里选择share文件夹,选择SMIC_018_MMRF文件夹,选择DRC,选择calibre文件夹,选择SimcDR3T6P_calO18_mixlog_sali_plmtt6_1833.drc文件,然后点击OK。

  第三步:点击check selection recipe,选择all check,然后file里选择save runset as,输入DRC.set,点击OK。

  第四步:file选择save runset。

  以上四步是第一次跑DRC时的操作。

  已经配置过DRC就不需要以上的操作。配置过的操作如下:

  第一步:在DRC run directory对应的右边选择DRC。然后选择ok

  第二步:在弹出的窗口中点击RUN DRC,此时需要等待一会才会出现结果。

  运行DRC截图如图1-3所示:

  图1-3

  (6)当DRC规则验证通过后,根据电路图中的电路连接方式和版图电路进行对照,从而进行LVS验证,LVS验证没有产生笑脸,则说明版图没有和电路对应,将不能投入芯片制造。需从新检查和修改,直至完成笑脸演示。具体的软件操作如下:

  1、选择calibre里的第一个run nmLVS

  2、在弹出的对话框里,运行LVS的步骤如下:

  (第一次跑LVS时还需要进行设置)

  设置步骤如下:

  第一步:Input里选择netlist,然后勾选export from schematic viewer

  第二步:由于第一次跑DRC的时候已经新建了LVS文件夹,这里就不需要新建LVS文件夹,选择LVS文件夹,点击ok。

  第三步:LVS rules file到home目录里选择share文件夹,然后选择05dptm文件夹,然后选择calibre文件夹,选择.lvs文件,然后点击OK。

  第三步:file里选择save runset as,输入LVS.set,点击OK。

  第四步:file选择save runset。

  以上四步是第一次跑LVS时的操作。

  已经配置过LVS就不需要以上的操作。配置过的操作如下:

  第一步:在DRC run directory对应的右边选择LVS。然后选择ok

  第二步:在弹出的窗口中点击RUN LVS,此时需要等待一会才会出现结果。

  运行LVS截图如图1-4所示:

  图1-4

  跑LVS时,如果逻辑正确的话,会出现勾和笑脸

  错误的报告分为两个部分,版图部分和电路部分

  错误类型当中,第一个修改的对象是ports型的错误

  常见的几种missing ports的可能如下:

  1、版图上没有打标号;

  2、小加号没有放在金属层上;

  3、标号所用layer层不是对应的TEXT层;

  4、线路发生短路。

  对于画版图时,还需要注意如下几点:

  1、在根据电路图画版图的时候,需要把它拆分成一个一个的小模块来画,这样在修改错误的时候更加方便,这就需要有一个整体布局的意识。

  2、画电路和画版图都需要熟悉快捷键的操作,而且需要将布局规则牢牢记住。

  3、电路和版图中的器件是一一对应的,画版图也是按照电路来画的,所以分析电路的时候一定要准确。

  4、在画版图的过程中,先熟悉整体电路的连接以及提前想好大体布局后可以提高版图制作的效率。

  第2章运算放大器的设计基础

  2.1运算放大器

  运算放大器是一种具有很高的放大倍数的电路结构单元,在设计实际电路中,通常与反馈网络结构联合使用,组成一个模块。它具有同相输入端和反相输入端,以及输出端分别用up和un和uo表示。如图2-1所示:

  图2-1运算放大器

  2.2运算放大器的基本结构

  一般理想情况下,运算放大器具有良好的放大能力而且具有很好的负载能力。然而在实际生活中,并不是具有这么优秀的能力。理想和现实还是有一定的差距。但是可以无限靠近理想值。在大多数电路中,运算放大器是可以满足需求的。运算放大器一般采用双端输入单端输出,经分析电路的低频小信号增益如式2-1所示:

  gmn(rop//ron)式2-1

  rop和ron表示PMOS和NMOS的输出阻抗。由于现实因素,一般运算放大器结构在理想情况下都很难达到要求,所以运算放大器在平时一般会采取套筒式共源共栅结构和折叠式共源工栅结构。

  2.2.1套筒式结构

  图2-2套筒式结构

  一组双端输入单端输出的简单套筒结构如图2-2所示。有小信号分析可知:套筒式结构式将简单运算放大器结构中的输出阻抗替换成共源工栅结构。这样增加了输出阻抗。如式2-2所示是套筒式结构的低频小信号增益:

  gm1[(gm4ro4)ro2//(gm6rom6)ro8]式2-2

  但是,这种结构有一个不好的特点,虽然增加了放大倍数,他是通过减少输入范围和输出摆幅的方式来达到要求的。如式2-3是输出的电压摆幅:

  vdd-4(vgs-vth)-vgs式2-3

  2.2.2折叠结构

  根据以上对套筒式结构的分析,知道它的输出摆幅较小,为了解决这一问题,经不断学者们的研究发现折叠式共源工栅结构可以有效的改善这一特点。折叠式结构如图2-3所示:

  图2-3折叠结构

  这样的结构,通过在输入管上加上多层共源共栅管使其输入范围增大。相比于套筒式结构而言,增大了两个过驱动电压。尽管折叠式结构的输入共模电平范围大于套简式结构,但它是通过降低增益和带宽以及提高功耗和噪声为代价来实现的。

  通过小信号分析两种运算放大器结构的增益,可以看出折叠式运算放大器增益的减小是因为输出阻抗减小,原因是MOS管和共源共栅结构管进行了并联。

  2.3CMOS运算放大器的设计方法

  运算放大器设计主要包含了电路结构设计和元件设计。在电路设计当中,先要明白我们的指标要求,再根据具体的指标要求分析出我们要选择什么类型的电路结构才能满足我们的设计要求。这是一个不断反复和实验的过程,一旦结构不能满足预期要求,我们将立即更换电路结构,再次选择合适的电路结构来进行实验。直到大概满足要求为止。由于通过计算的结构与实际实验数据还是有所偏差,所以就要来设计电路元器件从而来确定电路中的直流电流以及MOS管的尺寸大小。为了让电路更加的稳定还会加入补偿电路。

  最终要确定管子的参数和电路直流电流大小。必须反复实验以来满足要求。设计流程如图2-4所示:

  图2-4运算放大器的设计流程

  第3章运算放大器的性能指标

  3.1增益

  增益是指运算放大器的放大倍数。增益的大小还影响着一个电路的反馈系统,比如深度负反馈,只有在放大倍数足够大的情况下才能被引入。如虚短、虚断。

  电路中,电压增益公式为-gmgout,gm为跨导,gout为输出电阻。如式3-1所示为跨导定义:

  gm=Iout/vin式3-1

  式3-1中vin是输入电压,vcm是共模电平,Iout是流过输出端的电流。

  为了测得运算放大器的输入阻抗,我们建立一个简单测试电路如图3-1所示,测试方式为通过调试输入电压ui,的大小,然后再A点测试电压的大小,从而检测出输入阻抗。

  图3-1输入阻抗测试电路

  我们需要注意的是,我们差分运算放大器电路,所以我们的输入电压为差分输入电压,为了得到差分输入电压,我们需要把同相输入端和反向输入端连接起来得到其电压为vx,最终得到输入电阻如式3-2所示:

  rx=vx/Ix式3-2

  式中vx为电压源,Ix为电流源。

  3.2带宽

  带宽的一般定义是运算放大器的小信号带宽,其中它分为两种:

  第一种:3dB带宽。

  通过分析测试和公式推导,可以看在主极点频率时,当运算放大器的增益曲线下降了3dB时所对应的频率。

  第二种:单位增益带宽。

  放大器开环增益为增益曲线在起始时所对应的频率叫单位增益带宽。在闭环回路电路中,发现其3dB带宽就是单位增益带宽。所以。对于这一指标而言,测试单位增益带宽是非常有必要的。做出这样的总结主要依靠如下两点:

  (1)在引入反馈网络时,不存在有频率分量;

  (2)一个单位增益带宽频率对应一个极点;

  如果在电路系统中,它的放大能力是相当稳定的,则反馈系统中,是完全满足上述两点,这样就可以得出闭环系统的3dB带宽是运算放大器的单位增益带宽。

  3.3建立时间

  建立时间(settling time)实际上指的是运算放大器反应速度,表示起始到稳定的时间。是一个及其重要的性能参数。对应于时域的输入信号。假设运算放大器负反馈系统中只存在一个极点,于是通过以此来推导出传输函数,通过分析原因可以得出输入信号和负反馈系统传递函数的拉普拉斯变化。

  3.3相位裕度

  相位裕度(phase margin,PM)主要用来测量负反馈系统的稳定性和预测闭环系统阶跃响应的过冲。相位裕度的定义为运算放大器增益的相位在增益交点频率时,与-180°相位的频率。

  如式3-3中的w1为运算放大器的增益交点频率。

  PM=180°+∠βH(ω=ω1)式3-3

  通常,运放的相位裕度要求不应小于45度,但此时闭环频率响应在w=w1还是有1.3倍的频率峰(frequency peak),于是设计成PM=60°,可以证明此时的频率峰已可忽略不计。

  3.4转换速率

  如果在输入阶跃信号的幅度是200mV且单位增益负反馈系统驱动一个3pF的电容,输出电压的时域响应可以确定,vout输出电压在跳变后的一段时间内没有按照指数规律变化,但具有一个恒定斜率的线性斜率。这是“转换”(slewing)的大信号特性,摆幅部分的关键是“转换率”。转换速率反映了运放的大信号瞬态特性。对于任意波形的信号,如果其最大变化速率低于运放的转换速率,运放就能产生无失真地输出相应波形。

  3.5共模抑制比

  差动放大器的一个重要特性就是其抑制共模扰动效应的能力。在理想运算放大器的情况下,电路完全对称,并且Iss为理想电流源,则M1和M2管从M3和M4管分别分配的电流是ISS/2,和vin.cm无关,所以输出电压vout不会因为vin.cm差值的变化而进行放大,因此消除了vin.cm的影响。

  即使在实际操作中,运算放大器不能是完全对称的,电流源的输出阻抗也不可能是无限的,运算放大器的共模增益如式3-4所示。VOUT和VIN.CM是分别是共模输出的电压和输入的电压。

  ACM=VOUT/VIN.CM式3-4

  共模抑制比(common mode reject ratio,CMRR)的定义为运算放大器差分输入增益与共模增益的比值,如式3-5所示:

  CMRR=VOUT/VIN.CM式3-5

  3.6电源电压抑制比

  因为在实际使用中的电源也含有噪声,为了有效抑制电源噪声对输出信号的影响,需要了解电源上的噪声是如何体现在运算放大器的输出端的。把从运算放大器输入到输出的增益除以电源到输出的增益定义为运算放大器的电源抑制比(power supply Rejection ratio PSRR)。如式3-6所示是电源抑制比:

  PSRR=AVVdd=0/AddVin=0式3-6

  第4章折叠式共源共栅CMOS运算放大器的设计

  4.1设计指标

  工作电流<100uA

  工作电压5V

  压摆率SR 5V/us

  开环增益100dB

  相位裕度PM>60°

  负载电容5pf

  单位增益带宽GBW>4MHz

  共模抑制比CMRR>80dB

  电源抑制比PSRR>80dB

  为了满足开环增益100dB,我们采取两级运放电路的运算放大器。第一级为折叠式共源共栅运算放大器,第二级采用简单运算放大器,这样既满足了增益,又满足了电压输入范围。

  4.2基本电路设计

  4.2.1 MOS管沟道的W/L的计算

  从电路的要求指标来分析,由于工作电流功耗是小于100uA的,我们可以将其分配到两级放大器中。在这里,我们假设第一级放大器45uA,第二级放大器45uA,剩余的10uA作为调节量。再查阅Kn和Kp的工艺数据。设置驱动管电压为0.3其他管子为0.4根据vds=vgs-vth得vin1.2=2.1v。根据公式4-1所示:

  (W/L)=2Id/Kn(Vgs-Vth)2式4-1

  得到W/L比数据。

  4.2.2基本电路结构

  我们设计的是一个两级运算放大器,第一级运算放大器为折叠式共源共栅电路结构,采用单输入单输出,通过提高输出阻抗来提高放大倍数。第二级运算放大器是一个基本运放结构,采用双端输入单端输出的方式来得到一个小的增益与第一级运算放大器的增益进行叠加。从而得到100dB的增益。电路整体采用0.18um的CMOS工艺。为了得到一个稳定的放大倍数和频率补偿,我们引入了补偿电容和调零电阻。栅源电压和管子的宽长比是影响增益的主要因素。所以我们在调试电路中,我们主要的调试对象为管子的宽长比,从而来得到我们需要的指标。

  综上使用折叠式共源共栅运算放大器电路结构,便可完成电路模型的搭建。我们在CADENCE工具中绘制出的运算放大器基本电路如下图4-1所示:

  图4-1设计出的折叠式共源共栅基本电路

  第5章运算放大器的模拟与仿真

  5.1放大器的仿真模拟环境

  本此实验使用的仿真软件为CADENCE,基于Windows平台的用于集成电路设计的工具软件,并由益华电脑科技股份有限公司开发的。该软件功能强大,容易学也容易使用。如图5-1为CADENCE软件环境。

  图5-1“CADENCE”软件环境

  5.2参数仿真和模拟结果

  5.2.1交流增益仿真

  放大倍数公式为:Av=A1*A2,A1=第一级放大增益,A2=第二级放大增益,则可以通过增大gm和ro实现。增大gm可以增大W/L和Id实现,增大ro可以减小Id实现,因为Id在gm公式里存在根号,所以在增大AV中占主要地位的是减小Id与增大负载管的W/L。

  放大倍数如图5-2所示:

  图5-2放大器增益曲线

  图示最终增益大约有108kAv。

  为了得到更直观的放大增益,我们将单位换算成dB形势,如图5-3所示:

  图5-3

  5.2.2 CMRR仿真

  为了方便以下实验的仿真和测试,我们与要建立一个symbol电路。把电路图中的VDD,GND全部换成输入输出端口,通过软件点击上方create然后点击cellview,点击from cellview;创建symbol。

  图5-4 symbol电路图

  图5-5 symbol

  为了直接获得运算放大器的共模抑制比CMRR,我们将电路进行简单改动。将运算放大器直接接成单位增益负反馈的形式,并在输出端接一个vcm=1V的交流信号。搭建的测试电路如图5-6所示:

  图5-6 CMRR测试电路

  由于此时进行仿真得到的是输出端vout增益曲线,如果我们从坐标轴直接读取得到的数值为运算放大器共模抑制比CMRR的倒数。因此,为了得到更直观的曲线便于观察,在CADENCE工具中,我们对vout采用算术踪迹,取它的倒数,得到CMRR曲线,如图5-8所示,可见约为99.5dB。

  CMRR仿真环境如图5-7所示:

  图5-7CMRR仿真环境

  图5-8放大器CMRR

  5.2.3 PSRR仿真

  改变电路连接方式,搭建测试电路如图5-9所示:

  图5-9 PSRR测试电路

  PSRR与CMRR一样,去倒数得到测试曲线,如图5-11所示得PSRR=99.2dB

  PSRR仿真环境如图5-10所示:

  图5-10 PSRR仿真环境

  图5-11放大器PSRR特性

  5.2.4转换速率SR

  求解SR如公式5-1所示:

  SR=Iss/CL式5-1

  提高SR的方法:通过减小图5-12中的负载电容的大小,或增大Iss电流。

  用,得到的值则为SR。

  图5-12转换速率测试电路图

  SR的仿真环境如图5-13所示:

  图5-13SR仿真环境

  图5-14转换速率

  5.2.5单位增益带宽,相位裕度

  1.开环增益定义为没有反馈的运放增益,单位通常为dB。

  提高开环增益的方法:通过增大MOS管跨导或增大ro。

  2.单位增益带宽积也是用来简单衡量放大器的性能的一个参数。我们需要指出的是频率接近无限大的时候,增益带宽积相当于一个稳定的常数值。

  3.相位裕度定义为PM=180°+∠βH(ω=ω1),其中ω1时增益交点频率。要想提高稳定性,从分析我们可以看出我们可以采取两种办法来实现目的:

  第一种减少总的相移,通过如此方式来使得相位交点往外推;

  第二种通过取舍和总体分析,适当的降低增益,使增益交点往里移动;

  具体操作为增大电容Cc与Rz,即操控极点与零点。如式5-2和式5-3所示:

  式5-2

  式5-3

  式中gm为运放第二级的驱动N管的gm,Rz为调零电阻,当它≥gm^(-1)时,ωz≤0。使零点移到左半平面,以便消除第一个非主极点。

  式中增大电容Cc使第一主极点往左移动,导致增益交点Gx(gain crossover point)小于相位交点PM(phase crossover point),使系统更加稳定。当系统PM在45~90°之间可以正常运行,在PM=60°时最好。

  图5-15仿真电路图

  单位增益带宽,相位裕度的仿真环境如图5-16所示:

  图5-16仿真环境

  图5-17仿真波形图

  得到GBW=7.2563 HZ PM=62.4满足题设指标。

  5.2.6放大器的最终参数调整

  通过我们在仿真软件中的实验进行,所有的仿真参数步骤都被一一进行。因为这些参数指标的合格代表了设计的电路的可用性。为了得到理想的参数,我们不得不进行电路的调试,如管子的宽长比,偏置电路的大小等。